[转帖]可编程逻辑器件大观！-探索成功路

simgenes 发表于 2005-6-1 09:17:44

[转帖]可编程逻辑器件大观！

现在各种现场可编程逻辑器件FPLD新产品，新技术，新的开发工具不断涌现，但就其本质分类来说只有两种：PLD，可编程器件。如早期的PAL，PLA，GAL，等等，到后来的中等集成度EPLD，CPLD。都属PLD器件，硬件结构大致一致，只是细节实现差异罢了！！主要特点是输入都先经过可编程或是固定的与阵列，输入信号一般在进入与阵列前先通过互补产生器。后面当然是可编程的或阵列，也叫和项产生。前面的那些器件基本结构大致都如此，所不同的是CPLD，EPLD，要更合理一些，标准单元的规模化分的更小一些，当然后面都还接存储元件，用于时 
 
 
序电路的产生。整个结构较固定，布线属于集中式布线，有专门的布线控制与交换模块。 
 
 
第二种是FPGA，现场可编程门海阵列。FPGA是比PLD更先进，更高级的产品，它兼有半定制门阵和PLD两者的优点，而避免了两者的缺点。FPGA在结构上是由许多相同的逻辑模块组成的一矩阵，用户利用这些逻辑模块实现所需的逻辑功能，在次矩阵的四周有I/O模块和外部引脚相连。片内的连线资源按等级分布与矩阵的行列通道内，是可编程的。 
 
 
它按照用户的设计连接个逻辑模块和I/O模块。 
 
 
下面谈一下两种的区别： 
 
 
FPGA的结构在两方面有别于PLD，因而使FPGA的模块具有较高的利用率和规模。首先FPGA的编程资源性质是可增加性的，即能够动态的安一定算法或用户的要求使用已有的任何未用布线资源，在片内任意两个逻辑端点之间可以形成一条通路。最后形成的逻辑层次的数目没有限制。 
 
 
而PLD的编程资源是可减少性的，即连线的编程过程是去掉对用户逻辑无用的预先设定线。逻辑层次数目也是只有预先定义的几种有限的变化，一旦去掉一根连线，与其有关的逻辑电路不在能用于其他功能。其次FPGA的基本逻辑模块本身是可编程的，内部既有组合逻辑产生器，又有 
 
 
存储元件，因此能单独或是级连完成组合或是时序逻辑电路。而PLD的逻辑单元是固定的，起可编程性仅限于对输入信号的选择。因此FPGA的灵活性对于大多数逻辑设计都是十分有益的，使之得到广泛运用。另一方面，正是由于PLD的结构不如FPGA灵活，使其布局布线比较容易，简单不需用户直接干预，时延模型教简单，固定的多，设计较容易，布局布线的软件功能教简单，而FPGA灵活性的大大提高，对设计者的要求也大大增加，接近ASIC设计。布局，布线，时延都需用户控制，以求也大大增加，接近ASIC设计。布局，布线，时延都需用户控制，以求达到最佳性能。 
 
 
下面是各种可编程器件优缺点的总结：： 
门海：优点：开发工具先进，性能优越，集成度高，结构灵活。 缺点：用户需备库存，制造时间长，模拟工作量大，需要初始投资。 
 
 
PLD：优点：用户可编程，标准产品，实时电路仿真验证。 缺点：集成度低，性能居中，开发工具简单。 
 
 
FPGA集以上两种器件之大乘！特点：结构灵活，集成度高，性能优越， 
开发工具先进，实时电路仿真验证，标准产品，用户可编程。 
 
 来自：逸仙时空

simgenes 发表于 2005-6-1 09:18:17

re:FPGA与CPLD的区别收集了这...

FPGA与CPLD的区别 
 
收集了这么多和大家共享： 
 
 
FPGA是现场可编程逻辑门阵列的简称，是电子设计的一个里程碑。CPLD是复杂可变成逻辑器件的简称。尽管ＦＰＧＡ和ＣＰＬＤ都是可编程ＡＳＩＣ器件,有很多共同特点,但由于ＣＰＬＤ和ＦＰＧＡ结构上的差异,具有各自的特点: 
1）、ＣＰＬＤ更适合完成各种算法和组合逻辑,ＦＰＧＡ更适合于完成时序逻辑。换句话说,ＦＰＧＡ更适合于触发器丰富的结构,而ＣＰＬＤ更适合于触发器有限而乘积项丰富的结构。 
 
 
 
2）、ＣＰＬＤ的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而ＦＰＧＡ的分段式布线结构决定了其延迟的不可预测性。 
 
 
 
3）、在编程上ＦＰＧＡ比ＣＰＬＤ具有更大的灵活性。ＣＰＬＤ通过修改具有固定内连电路的逻辑功能来编程,ＦＰＧＡ主要通过改变内部连线的布线来编程;ＦＰＧＡ可在逻辑门下编程,而ＣＰＬＤ是在逻辑块下编程。 
 
 
 
4）、ＦＰＧＡ的集成度比ＣＰＬＤ高,具有更复杂的布线结构和逻辑实现。 
 
 
 
5）、ＣＰＬＤ比ＦＰＧＡ使用起来更方便。ＣＰＬＤ的编程采用Ｅ2ＰＲＯＭ或ＦＡＳＴＦＬＡＳＨ技术,无需外部存储器芯片,使用简单。而ＦＰＧＡ的编程信息需存放在外部存储器上,使用方法复杂。 
 
 
 
6）、ＣＰＬＤ的速度比ＦＰＧＡ快,并且具有较大的时间可预测性。这是由于ＦＰＧＡ是门级编程,并且ＣＬＢ之间采用分布式互联,而ＣＰＬＤ是逻辑块级编程,并且其逻辑块之间的互联是集总式的。 
 
 
 
7）、在编程方式上,ＣＰＬＤ主要是基于ＥＥＰＲＯＭ或ＦＬＡＳＨ存储器编程,编程次数可达1万次,优点是系统断电时编程信息也不丢失。ＣＰＬＤ又可分为在编程器上编程和在系统编程两类。ＦＰＧＡ大部分是基于ＳＲＡＭ编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入ＳＲＡＭ中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。 
 
 
 
8）、ＣＰＬＤ保密性好,ＦＰＧＡ保密性差。 
 
 
 
9）、一般情况下,ＣＰＬＤ的功耗要比ＦＰＧＡ大,且集成度越高越明显。 
 
 
 
 
 
 
 随着FPGA门数以及性能的提高，可以将现在的许多数字电路部分下载到FPGA上，实现硬件的软件化，包括51核，DSP核以及其他的一些数字模块，到最后一个系统板子就剩下电源、模拟电路部分，接口部分以及一块FPGA。FPGA可以说是芯片级的PCB板，在一个芯片里设计原来的电子系统的所有数字电路部分。 
 
 
 
现在也有将ARM核嵌入到FPGA里面的，比如Altera公司的Nois核。Nois是一个软核，是有软件编写的一个32位处理器，并不是硬件上存在的处理核，该核工作频率为50HZ，现在用于许多图像处理以及其他的很多网络设备。利用锁相环技术可以将频率成倍提升，一般的ARM核是将锁相环做到芯片里面的，在变成的时候可以对某个寄存器进行设置从而达到分频和倍频的目的。 
 
 
而将DSP核嵌入到FPGA里面去实现强大的计算功能是Altera公司近期推出的一系列芯片的一个优点。Altera公司的Stratix II系列芯片采用内嵌的DSP核，但是其DSP核的计算速度比现在业界上最快的DSP芯片还要快几个数量级。

竹林发表于 2005-7-28 00:26:53

re:看来书上的太简单了,不过就那都没学会,那...

看来书上的太简单了,不过就那都没学会,那么多门电路.请教高手

页: [1]

地方生联盟's Archiver